第1章 概论

  1.1 集成电路工艺发展趋势

    1.1.1 特征尺寸的发展

    1.1.2 晶圆尺寸

    1.1.3 铜导线

    1.1.4 新型器件不断涌现

    1.1.5 新材料新工艺的不断应用

  1.2 专用集成电路基本设计方法

  1.3 ASIC设计涉及的主要问题

    1.3.1 设计过程集成化和自动化

    1.3.2 可测试性设计问题

    1.3.3 成本问题

  习题

第2章 集成电路工艺基础及版图

  2.1 引言

  2.2 集成电路制造基础

    2.2.1 氧化工艺

    2.2.2 光刻工艺

    2.2.3 掺杂工艺

    2.2.4 金属化工艺

  2.3 CMOS电路加工工艺

    2.4 设计规则与工艺参数

    2.4.1 设计规则的内容与作用

    2.4.2 设计规则的描述

  2.5 电学参数

    2.5.1 分布电阻

    2.5.2 分布电容

  习题

第3章 MOS晶体管与电路设计基础

  3.1 MOS晶体管的基本模型

    3.1.1 NMOS管的I～V特性

    3.1.2 PMOS管的I～V特性

  3.2 CMOS反相器直流特性

  3.3 信号传输延迟

    3.3.1 CMOS反相器的延迟时间

    3.3.2 连线延迟

    3.3.3 电路扇出延迟

    3.3.4 大电容负载驱动电路

  3.4 功耗

    3.4.1 金属导线宽度的确定

    3.4.2 CMOS功耗

  习题

第4章 CMOS数字集成电路常用基本电路

  4.1 组合逻辑

    4.1.1 CMOS组合逻辑的一般结构

    4.1.2 CMOS组合逻辑的几种基本门

    4.1.3 CMOS传输门

  4.2 时序逻辑

  4.3 动态逻辑电路

    4.3.1 动态存储电路

    4.3.2 简单移位寄存器

    4.3.3 预充电逻辑

    4.3.4 多米诺CMOS逻辑

    4.3.5 多米诺CMOS逻辑的改进电路――TSPC逻辑电路

  4.4 存储电路

  习题

第5章 半定制电路设计

  5.1 引言

  5.2 门阵列设计

    5.2.1 门阵列母片结构

    5.2.2 门阵列基样元的

  5.3 标准单元设计

    5.3.1 标准单元库

    5.3.2 标准单元设计流程

    5.3.3 标准单元设计中的EDA工具

  5.4 可编程逻辑器件设计

    5.4.1 可编程器件的编程原理

    5.4.2 典型的PLD器件

  5.5 FPGA设计

    5.5.1 Xilinx FPGA的结构和工作原理

    5.5.2 Xilinx FPGA的设计流程

  习题

第6章 全定制电路设计

  6.1 全定制电路设计与半定制电路设计的主要区别

  6.2 全定制电路的结构化设计特征

    6.2.1 层次性

    6.2.2 模块性

    6.2.3 规则性

    6.2.4 局部性

    6.2.5 手工参与

  6.3 全定制电路的阵列逻辑设计形式

    6.3.1 Weinberger阵列结构与栅列阵版图

    6.3.2 存储器结构

  6.4 全定制电路设计举例――加法器设计

    6.4.1 单位加法器

    6.4.2 多位加法器

  6.5 单元在全定制设计中的作用与单元设计

  习题

第7章 集成电路的测试技术

  7.1 测试的重要性和基本方法

  7.2 故障模型

    7.2.1 固定型故障

    7.2.2 短路和开路故障

    7.2.3 桥接故障

    7.2.4 存储器故障

    7.2.5 其他类型故障

  7.3 测试向量生成

  7.4 可测性设计

    7.4.1 扫描路径法

    7.4.2 内建自测试（BIST）

    7.4.3 边界扫描测试

  习题

第8章 集成电路的模拟与验证技术

  8.1 设计模拟与验证的意义

  8.2 电路模拟

  8.3 逻辑模拟与时序模拟

    8.3.1 逻辑模拟

    8.3.2 时序模拟

    8.3.3 建立时间与保持时间

    8.3.4 时钟周期

  8.4 定时分析

    8.4.1 定时分析原理

    8.4.2 定时分析举例

  8.5 电路验证

    8.5.1 版图验证系统的发展

    8.5.2 几何图形运算

    8.5.3 设计规则检查（DRC）

    8.5.4 电路网表提取（NPE）

    8.5.5 版图参数提取方法

    8.5.6 电学规则检查（ERC）

    8.5.7 版图与原理图一致性检查

    8.5.8 逻辑提取

    8.5.9 深亚微米版图的物理验证

  8.6 逻辑综合技术

    8.6.1 逻辑综合的原理

    8.6.2 逻辑综合流程

  习题

参考文献