现代计算机组成原理（第二版）
作者： 潘松
出版时间：2013年1月
出版社：科学职教中心
- 科学职教中心
- 9787030362742
- 2版
- 190233
- 0047150062-9
- 平装
- 16开
- 2013年1月
- 518
- 350
- 工学
- 计算机科学与技术
- TP301
- 计算机
- 本科
全书从授课内容到实验形式都能与目前国外计算机组成原理与计算机体系结构等同类课程的教学和实验有较好的接轨。本书内容新颖实用，吸收了欧美许多高校的计算机组成原理同类课程教学和实验方面的基本要求和核心内容。首次为国内高校就这一课程的教学改革和相关实验内容的延拓方面提供了实用的教材。
《现代计算机组成原理(第2版)——结构、原理、设计技术与SOC实现》可作为计算机专业本科生与研究生的教科书，或是作为传统的计算机组成原理课的教学与实验的补充教材，也可作为电子类各专业高年级本科生、研究生进行系统设计的参考教材，还可作为相关领域工程技术人员面向片上系统开发应用的参考书。
第1章 概述
1.1 EDA技术及其优势
1.2 面向FPGA的数字系统开发流程
1.2.1 设计输入
1.2.2 综合
1.2.3 适配(布线布局)
1.2.4 仿真
1.3 可编程逻辑器件
1.4 FPGA的结构与工作原理
1.4.1 查找表逻辑结构
1.4.2 Cyclone III系列器件的结构原理
1.5 硬件描述语言
1.6 QuaItus II
1.7 CISC和RISC处理器
1.8 FPGA在现代计算机领域中的应用
第2章 系统设计与测试基础
2.1 原理图输入设计方法的特点
2.2 原理图输入方式基本设计流程
2.2.1 建立工作库文件夹和存盘原理图空文件
2.2.2 创建工程
2.2.3 功能初步分析
2.2.4 编译前设置
2.2.5 全程编译
2.2.6 时序仿真测试电路功能
2.3 引脚设置和编程下载
2.3.1 引脚锁定
2.3.2 配置文件下载
2.3.3 JTAG间接编程模式
2.3.4 USB-Blaster编程配置器安装方法
2.4 层次化设计
2.5 SignalTap II的使用方法
习题
实验与设计
第3章 CPU宏功能模块调用方法
3.1 计数器宏模块调用
3.1.1 调用LPM计数器及参数设置
3.1.2 对计数器进行仿真测试
3.2 寄存器与锁存器的调用
3.2.1 基于D触发器的寄存器的调用
3.2.2 基于锁存器的寄存器的调用
3.3 ROM／RAM宏模块的调用与测试
3.3.1 存储器初始化文件
3.3.2 ROM宏模块的调用
3.3.3 ROM宏模块的测试
3.3.4 LPM存储器在系统读写方法
3.3.5 RAM宏模块的调用
3.3.6 RAM宏模块的测试
3.4 信号在系统测试与控制编辑器用法
3.5 嵌入式锁相环使用方法
实验与设计
第4章 计算机功能模块的原理与设计
4.1 CPU基本功能与结构
4.2 计算机中的基本部件
4.2.1 算术逻辑单元
4.2.2 数据缓冲寄存器
4.2.3 移位运算器
4.2.4 程序存储器与数据存储器
4.2.5 程序计数器与地址寄存器
4.2.6 指令寄存器
4.2.7 微程序控制器
4.2.8 微程序控制器电路结构
4.2.9 时序发生器
4.3 数据通路设计
4.3.1 模型计算机的数据通路
4.3.2 模型机的电路结构
习题
实验与设计
第5章 8位模型计算机原理与设计
5.1 8位模型CPU结构
5.2 指令系统结构及其功能的确定
5.2.1 模型机指令系统
5.2.2 拟定指令流程和微命令序列
5.2.3 微程序设计方法
5.3 CPU硬件系统设计
5.3.1 CPU顶层设计
5.3.2 取指令和指令译码
5.3.3 设计微代码表
5.3.4 建立数据与控制通路
5.3.5 控制执行单元
5.3.6 在模型机中运行软件
5.3.7 模型机整机系统时序仿真
5.3.8 模型机系统硬件功能测试
5.4 具有移位功能的CPU设计
5.4.1 移位运算器与ALu的结合设计
5.4.2 测试程序设计和模型机时序仿真
5.5 含更多指令的模型机设计
5.5.1 指令系统的格式与指令
5.5.2 微程序控制流程图设计
5.5.3 程序编辑与系统仿真
习题
实验与设计
第6章 16位实用CPU原理与创新设计
6.1 KX9016结构原理及其特色
6.2 Kx9016基本硬件系统设计
6.2.1 单步节拍发生模块
6.2.2 运算器ALU
6.2.3 比较器COMP
6.2.4 基本寄存器与寄存器阵列组
6.2.5 移位器
6.2.6 程序与数据存储器
6.3 指令系统设计
6.3.1 指令格式
6.3.2 指令操作码
6.3.3 软件设计实例
6.3.4 KX9016v1控制器设计
6.3.5 指令设计实例详解
6.4 KX9016的时序仿真与硬件测试
6.4.1 时序仿真与指令执行波形分析
6.4.2 CPU工作情况的硬件测试
6.5 KX9016应用程序设计实例和系统优化
6.5.1 乘法算法及其硬件实现
6.5.2 除法算法及其硬件实现
6.5.3 KX9016vl的硬件系统优化
习题
实验与设计
第7章 流水线CPU原理
7.1 流水线的一般概念
7.1.1 DLx指令流水线结构
7.1.2 流水线CP[J的时空图
7.1.3 流水线分类
7.2 与流水线技术相关的问题及处理方法
7.2.1 资源相关及其冲突
7.2.2 数据相关及其分类
7.2.3 数据竞争的处理技术
7.2.4 控制相关
7.2.5 流水实现的关键技术
7.3 流水线的性能评价
7.3.1 流水线的性能指标
7.3.2 流水线性能评估举例
7.3.3 Amdahl定律
习题
实验与设计
第8章 流水线CPU设计
8.1 流水线CPU的结构
8.2 指令系统设计
8.3 数据通路设计
8.4 流水线各段的功能描述与设计
8.4.1 Stage 1取指令段
8.4.2 Stage 2译码段ID
8.4.3 Stage 3执行有效地址计算段(EXE)
8.4.4 Stage 4访存段(MEM)
8.4.5 Stage 5回写段(WB)
8.4.6 一些关键功能部件的设计
8.4.7 控制单元
8.4.8 中断与异常
8.4.9 流水线CPU系统构建与测试
实验与设计
第9章 32位OpenRISC软核结构及应用
9.1 OpenRISC 1200处理器核概述
9.1.1 OpenRISCl000／1200处理器的体系结构
9.1.2 OR1200指令集及指令流水线
9.1.3 OR1200核的异常模型和可编程中断控制器
9.1.4 OR1200核的寄存器
9.1.5 OR1200核的Tick定时器
9.2 WISHBONE片上总线
9.2.1 WISHBONE总线概述
9.2.2 WISHBONE接口信号说明
9.2.3 WISHBONE总线协议与数据传输
9.3 OpenRISC的软件开发环境
9.3.1 OpenRISC的GNU工具链
9.3.2 使用Makefile管理工程
9.4 一个简单的0R1200核的SOC设计示例
9.4.1 KX ORl200 SOC概述及设计流程
9.4.2 KX OR 1200 SOC的存储器结构及初始化
9.4.3 G17IO通用输入输出端口
9.4.4 uanl6550串行通信模块应用
9.4.5 VGA／LCD显示控制器设计
9.4.6 外设的初始化及系统的启动
9.4.7 KX OR1200 SOC的LLC／OS II移植
9.4.8 基于SignalTap II的硬件实时调试
9.5 基于OR1200的ORPSoC设计
实验与设计
第10章 基于经典处理器IP的SOC实现
10.1 基于8052单片机核的SOC系统实现
10.1.1 K8051单片机软核基本功能和结构
10.1.2 单片机扩展功能模块的SOC设计
10.2 基于8088 IP核的SOC系统实现
10.2.1 8088 IP核SOC系统
10.2.2 基于8088 CPU IP软核的最小系统构建
10.2.3 可编程并行接口8255 IP核
10.2.4 8255 IP核基本功能测试
10.2.5 8255 IP在8088 IP核系统中的应用示例
10.2.6 8254／8253 IP核可编程定时器／计数器
10.2.7 8254 IP核基本功能测试
10.2.8 8254 IP核在8088系统中的应用示例
10.2.9 8259 IP中断控制器的功能和用法
10.2.10 8259 IP在8086／8088系统中的应用
10.2.11 8237 DMlA控制器
10.2.12 16550 IP核可编程串
