第1章　eda技术概述1.1eda技术及其发展1.1.1eda技术含义1.1.2eda技术的发展历程1.1.3eda技术的基本特征1.2eda技术的实现目标与asic设计1.2.1eda技术的实现目标1.2.2asic的特点与分类1.2.3asic的设计方法1.2.4ip核复用技术与soc设计1.3硬件描述语言1.3.1vhdl1.3.2verilog hdl1.3.3abel?hdl1.3.4vhdl和verilog hdl的比较1.4常用eda工具1.4.1设计输入编辑器1.4.2综合器1.4.3仿真器1.4.4适配器1.4.5编程下载1.5eda的工程设计流程1.5.1设计输入1.5.2综合1.5.3适配1.5.4时序仿真与功能仿真1.5.5编程下载1.5.6硬件测试1.6max+plus ⅱ集成开发环境1.6.1max+plus ⅱ简介1.6.2软件的安装1.6.3软件组成1.6.4设计流程1.7quartus ⅱ集成开发环境1.7.1quartus ⅱ简介1.7.2quartus ⅱ 9.0软件的安装1.7.3quartus ⅱ 9.0图形用户界面介绍1.8eda技术发展趋势思考题与习题第2章　可编程逻辑器件2.1可编程逻辑器件概述2.1.1pld发展历程2.1.2目前流行可编程器件的特点2.1.3可编程逻辑器件的基本结构和分类2.1.4pld相对于mcu的优势所在2.2cpld的结构与工作原理2.2.1cpld的基本结构2.2.2altera公司max7000系列cpld简介2.3fpga的结构与工作原理2.3.1fpga的基本结构2.3.2cyclone ⅲ系列器件的结构原理2.4可编程逻辑器件的测试技术2.4.1内部逻辑测试2.4.2jtag边界扫描2.4.3嵌入式逻辑分析仪2.5cpld/fpga的编程与配置2.5.1cpld在系统编程2.5.2fpga配置方式2.5.3fpga专用配置器件2.5.4使用单片机配置fpga2.5.5使用cpld配置fpga2.6cpld/fpga开发应用选择思考题与习题第3章　原理图输入设计方法3.1原理图设计方法3.1.1内附逻辑函数3.1.2编辑规则3.1.3原理图编辑工具3.1.4原理图编辑流程3.1.5设计项目的处理3.1.6设计项目的校验3.1.7器件编程3.21位全加器设计3.2.1建立文件夹3.2.2输入设计项目和存盘3.2.3将设计项目设置成工程文件3.2.4选择目标器件并编译3.2.5时序仿真3.2.6引脚锁定3.2.7编程下载3.2.8设计顶层文件3.3数字电子钟设计3.3.1六十进制计数器设计3.3.2十二进制计数器设计3.3.3数字电子钟顶层电路设计3.4利用lpm兆功能块的电路设计3.4.1常用lpm兆功能块3.4.2基于lpm_counter的数据分频器设计3.4.3制作一个兆功能模块3.5波形输入设计3.5.1创建波形设计新文件并指定工程名称3.5.2创建输入、输出和隐埋节点3.5.3编辑隐埋状态机节点波形3.5.4编辑输入和输出节点波形3.5.5查看波形情况3.5.6保存文件并检查错误3.5.7创建默认的功能模块思考题与习题第4章　vhdl设计初步4.1概述4.1.1常用硬件描述语言简介4.1.2vhdl的特点4.1.3vhdl程序设计约定4.2vhdl语言的基本单元及其构成4.2.12选1多路选择器的vhdl描述4.2.2vhdl程序的基本结构4.2.3实体4.2.4结构体4.3vhdl文本输入设计方法初步4.3.1项目建立与vhdl源文件输入4.3.2将当前设计设定为工程4.3.3选择vhdl文本编译版本号和排错4.3.4时序仿真4.4vhdl程序设计举例4.4.1d触发器的vhdl描述4.4.21位二进制全加器的vhdl描述4.4.34位加法计数器的vhdl描述思考题与习题第5章　vhdl设计进阶5.1vhdl语言要素5.1.1vhdl文字规则5.1.2vhdl数据对象5.1.3vhdl数据类型5.1.4vhdl操作符5.2vhdl顺序语句5.2.1赋值语句5.2.2转向控制语句5.2.3wait语句5.2.4子程序调用语句5.2.5返回语句5.2.6null语句5.2.7其他语句5.3vhdl并行语句5.3.1进程语句5.3.2并行信号赋值语句5.3.3块语句5.3.4并行过程调用语句5.3.5元件例化语句5.3.6生成语句5.4子程序5.4.1函数5.4.2重载函数5.4.3过程5.4.4重载过程5.5库、程序包及其配置5.5.1库5.5.2程序包5.5.3配置5.6vhdl描述风格5.6.1行为描述5.6.2数据流描述5.6.3结构描述5.7常用单元的设计举例5.7.1组合逻辑电路设计5.7.2时序逻辑电路设计5.8vhdl与原理图混合设计方式5.8.14位二进制计数器的vhdl设计5.8.2七段显示译码器的vhdl设计5.8.3顶层文件原理图设计5.8.4查看工程的层次结构思考题与习题第6章　有限状态机设计6.1概述6.1.1关于状态机6.1.2状态机的特点6.1.3状态机的基本结构和功能6.2一般有限状态机的设计6.2.1一般有限状态机的组成6.2.2设计实例6.3moore型状态机的设计6.3.1多进程moore型有限状态机6.3.2用时钟同步输出的moore型有限状态机6.4mealy型有限状态机的设计6.4.1多进程mealy型有限状态机6.4.2用时钟同步输出信号的mealy型状态机6.5状态编码6.5.1状态位直接输出型编码6.5.2顺序编码6.5.3一位热码编码6.6状态机剩余状态处理思考题与习题第7章　quartus ⅱ工具应用初步7.1quartus ⅱ一般设计流程7.2quartus ⅱ设计实例7.2.1实例设计说明7.2.2模块的层次划分7.2.3创建工程7.2.4建立设计输入文件7.2.5分析综合7.2.6布局布线7.2.7建立约束重编译7.2.8仿真7.2.9编程及配置7.2.10signaltap ⅱ逻辑分析仪实时测试第8章　数字电子系统设计实践8.1移位相加8位硬件乘法器设计8.1.1硬件乘法器的功能8.1.2硬件乘法器的设计思路8.1.3硬件乘法器的设计8.1.4硬件乘法器的波形仿真8.2十字路口交通管理器设计8.2.1交通管理器的功能8.2.2交通管理器的设计思路8.2.3交通管理器的设计8.2.4交通管理器的波形仿真8.3可编程定时/计数器设计8.3.1可编程定时/计数器的功能8.3.2可编程定时/计数器的设计思路8.3.3可编程定时/计数器的设计8.3.4可编程定时/计数器的波形仿真8.4智能函数发生器设计8.4.1智能函数发生器的功能8.4.2智能函数发生器的设计思路8.4.3智能函数发生器各模块设计8.4.4智能函数发生器的波形仿真8.5数据采集系统设计8.5.1数据采集系统的功能8.5.2数据采集系统的设计思路8.5.3数据采集系统各模块设计8.5.4数据采集系统的波形仿真8.6乒乓游戏机设计8.6.1乒乓游戏机的功能8.6.2乒乓游戏机的设计思路8.6.3乒乓游戏机各模块设计8.6.4乒乓游戏机的波形仿真8.7数字频率计设计8.7.1数字频率计的功能8.7.2数字频率计的设计思路8.7.3数字频率计各模块的设计和实现8.7.4数字频率计的综合设计8.7.5数字频率计的波形仿真8.83层电梯控制器设计8.8.13层电梯控制器的功能8.8.23层电梯控制器的设计思路8.8.33层电梯控制器的综合设计8.8.43层电梯控制器的波形仿真8.9计算器设计8.9.1计算器的功能8.9.2计算器的设计思路8.9.3计算器各模块的设计和实现8.9.4计算器的综合设计8.9.5计算器的波形仿真8.10健身游戏机设计8.10.1健身游戏机的功能8.10.2健身游戏机的设计思路8.10.3健身游戏机的综合设计8.10.4健身游戏机的波形仿真8.11crc校验设计8.11.1crc校验编码原理8.11.2crc校验设计实例8.12线性时不变fir滤波器设计8.12.1线性时不变滤波器原理8.12.2线性时不变滤波器设计流程8.12.3线性时不变滤波器设计实例参考文献