第1章  EDA技术概述

  1.1EDA技术及其发展历程

  1.2EDA技术的特征和优势

  1.2.1EDA技术的特征

  1.2.2EDA技术的优势

  1.3EDA设计的目标和流程

  1.3.1EDA设计的目标

  1.3.2EDA设计的流程

  1.3.3数字集成电路的设计

  1.3.4模拟集成电路的设计

  1.4EDA技术与ASIC设计

  1.4.1ASIC的特点与分类

  1.4.2ASIC的设计方法

  1.4.3SoC设计

  1.5硬件描述语言

  1.5.1VHDL

  1.5.2VerilogHDL

  1.5.3ABEL-HDL

  1.5.4VerilogHDL和VHDL的比较

  1.6EDA设计工具

  1.6.1EDA设计工具分类

  1.6.2EDA公司及其工具介绍

  1.7EDA技术的发展趋势

  习题1

第2章  可编程逻辑器件基础

  2.1概述

  2.1.1可编程逻辑器件的发展历程

  2.1.2可编程逻辑器件的分类

  2.1.3可编程逻辑器件的优势

  2.1.4可编程逻辑器件的发展趋势

  2.2PLD器件的基本结构

  2.2.1基本结构

  2.2.2电路符号

  2.2.3PROM

  2.2.4PLA

  2.2.5PAL

  2.2.6GAL

  2.3CPLD/FPGA器件概述

  2.3.1Lattice的CPLD/FPGA

  2.3.2Xilinx的CPLD/FPGA

  2.3.3Altera的CPLD/FPGA

  2.3.4CPLD和FPGA的异同

  2.4可编程逻辑器件的基本资源

  2.4.1功能单元

  2.4.2I/O引脚

  2.4.3布线资源

  2.4.4片内RAM

  2.5可编程逻辑器件的编程元件

  2.5.1熔丝型开关

  2.5.2反熔丝型开关

  2.5.3浮栅编程元件

  2.5.4基于SRAM的编程元件

  2.6可编程逻辑器件的设计与开发

  2.6.1CPLD/FPGA设计流程

  2.6.2CPLD/FPGA开发工具

  2.6.3CPLD/FPGA的应用选择

  2.7可编程逻辑器件的测试技术

  2.7.1边界扫描测试原理

  2.7.2IEEE1149.1标准

  2.7.3边界扫描策略及相关工具

  习题2

第3章  典型FPGA/CPLD的结构与配置

  3.1Stratix高端FPGA系列

  3.1.1Stratix器件

  3.1.2StratixⅡ器件

  3.2Cyclone低成本FPGA系列

  3.2.1Cyclone器件

  3.2.2CycloneⅡ器件

  3.3典型CPLD器件

  3.3.1MAXⅡ器件

  3.3.2MAX7000器件

  3.4FPGA/CPLD的配置

  3.4.1CPLD器件的配置

  3.4.2FPGA器件的配置

  习题3

第4章  QuartusⅡ集成开发工具

  4.1QuartusⅡ原理图设计

  4.1.1半加器原理图设计输入

  4.1.2编译与仿真

  4.1.31位全加器编译与仿真

  4.2QuartusⅡ的优化设置

  4.2.1分析与综合设置

  4.2.2优化布局布线

  4.2.3设计可靠性检查

  4.3QuartusⅡ的时序分析

  4.3.1时序设置与分析

  4.3.2时序逼近

  4.4基于宏功能模块的设计

  4.4.1Megafunctions库

  4.4.2Maxplus2库

  4.4.3Primitives库

  习题4

  实验与设计

第5章  VerilogHDL语法与要素

  5.1VerilogHDL简介

  5.2VerilogHDL模块的结构

  5.3VerilogHDL语言要素

  5.4常量

  5.4.1整数

  5.4.2实数

  5.4.3字符串

  5.5数据类型

  5.5.1net型

  5.5.2variable型

  5.6参数

  5.7向量

  5.8运算符

  习题5

  实验与设计

第6章  VerilogHDL行为语句

  6.1过程语句

  6.1.1always过程语句

  6.1.2initial过程语句

  6.2块语句

  6.2.1串行块begin-end

  6.2.2并行块fork-join

  6.3赋值语句

  6.3.1持续赋值与过程赋值

  6.3.2阻塞赋值与非阻塞赋值

  6.4条件语句

  6.4.1if-else语句

  6.4.2case语句

  6.5循环语句

  6.5.1for语句

  6.5.2repeat、while、forever语句

  6.6编译指示语句

  6.7任务与函数

  6.7.1任务

  6.7.2函数

  6.8顺序执行与并发执行

  习题6

  实验与设计

第7章  VerilogHDL设计的层次与风格

  7.1VerilogHDL设计的层次

  7.2门级结构描述

  7.2.1VerilogHDL内置门元件

  7.2.2门级结构描述

  7.3行为描述

  7.4数据流描述

  7.5不同描述风格的设计

  7.5.1半加器设计

  7.5.21位全加器设计

  7.5.34位加法器设计

  7.6多层次结构电路的设计

  7.7基本组合电路设计

  7.7.1编译码器

  7.7.2其他组合电路

  7.8基本时序电路设计

  7.8.1触发器

  7.8.2锁存器与寄存器

  7.8.3计数器与串/并转换器

  7.8.4简易微处理器

  7.9三态逻辑设计

  习题7

  实验与设计

第8章  VerilogHDL设计进阶

  8.1小数分频

  8.2VerilogHDL有限状态机设计

  8.2.1有限状态机的VerilogHDL描述

  8.2.2状态编码

  8.2.3状态编码的定义

  8.3字符液晶显示控制

  8.3.1字符液晶H1602B

  8.3.2用状态机实现字符显示控制

  8.4VGA图像的显示与控制

  8.4.1VGA图像显示原理与时序

  8.4.2VGA图像显示与控制的实现

  8.5点阵式液晶显示控制

  8.6乐曲演奏电路

  习题8

  实验与设计

第9章  VerilogHDL仿真与测试

  9.1系统任务与系统函数

  9.2用户自定义元件

  9.2.1组合电路UDP元件

  9.2.2时序逻辑UDP元件

  9.3延时模型的表示

  9.3.1时间标尺定义timescale

  9.3.2延时的表示与延时说明块

  9.4测试平台

  9.5组合电路和时序电路的仿真

  9.5.1组合电路的仿真

  9.5.2时序电路的仿真

  习题9

  实验与设计

第10章  VerilogHDL数字设计实例

  10.1加法器的VerilogHDL设计实例

  10.1.1全加器的设计

  10.1.2行波加法器的设计

  10.1.3超前进位加法器的设计

  10.1.4流水线技术在加法器设计中的应用

  10.2乘法器的VerilogHDL设计实例

  10.2.1移位相加乘法器设计原理

  10.2.2移位相加乘法器的VerilogHDL实现

  10.2.3布斯乘法器设计原理

  10.2.4布斯乘法器的VerilogHDL实现

  10.3汉明编解码器的VerilogHDL设计实例

  10.3.1汉明编码原理

  10.3.2汉明编码的译码原理

  10.3.3汉明编译码的VerilogHDL实现

  10.4ST-BUS总线接口设计

  10.4.1ST-BUS总线时序关系

  10.4.2ST-BUS总线接口实例

  习题10

  实验与设计

第11章  VerilogHDL数字通信常用模块设计实例

  11.1信号音发生器的VerilogHDL设计实例

  11.1.1线性码、A律码转换原理

  11.1.2信号音发生器VerilogHDL实例

  11.2比特同步的VerilogHDL设计实例

  11.2.1锁相功能的自同步法原理

  11.2.2锁相比特同步的EDA实现方法

  11.3基带差分编码的VerilogHDL设计实例

  11.3.1PSK调制和差分编码原理

  11.3.2PSK差分编码设计

  11.4GMSK调制电路的VerilogHDL设计实例

  11.4.1GMSK调制基本原理

  11.4.2GMSK调制实现的基本方法

  11.4.3GMSK基带调制实现的

  VerilogHDL实例

  习题11

  实验与设计

附录A VerilogHDL（IEEEStd1364-1995）关键字

附录B VerilogHDL（IEEEStd1364-2001）关键字

参考文献