第1章  绪论

  1.1  EDA技术的涵义

  1.2  EDA技术的发展历程

  1.3  EDA技术的主要内容

    1.3.1  大规模可编程逻辑器件

    1.3.2  硬件描述语言(HDL)

    1.3.3  EDA软件开发工具

    1.3.4  EDA实验开发系统

  1.4  EDA工具的发展趋势

  1.5  EDA的工程设计流程

    1.5.1  FPGA/CPLD工程设计流程

    1.5.2  ASIC工程设计流程

  1.6  数字系统的设计

    1.6.1  数字系统的设计模型

    1.6.2  数字系统的设计方法

    1.6.3  数字系统的设计准则

    1.6.4  数字系统的设计步骤

  1.7  EDA技术的应用展望

  1.8  EDA技术研究性教学探讨

    1.8.1  开展EDA技术研究性教学的意义

    1.8.2  开展EDA技术研究性教学的方法

    1.8.3  开展EDA技术研究性教学的成效

  习题

第2章  大规模可编程逻辑器件

  2.1  可编程逻辑器件概述

    2.1.1  PLD的发展进程

    2.1.2  PLD的分类方法

    2.1.3  常用CPLD  和FPGA标识的含义

  2.2  FPGA主流设计技术及发展趋势

    2.2.1  FPGA主流设计技术

    2.2.2  FPGA前沿设计技术与未来发展

    趋势

  2.3  Lattice公司的CPLD和FPGA器件

    2.3.1  Lattice公司的CPLD和FPGA概述

    2.3.2  ispMACH系列CPLD结构

    2.3.3  EC/ECP系列FPGA结构

  2.4  Altera公司的CPLD和FPGA器件

    2.4.1  Altera公司的CPLD和FPGA概述

    2.4.2  MAX系列CPLD结构

    2.4.3  Cyclone Ⅲ 系列FPGA结构

    2.4.4  Stratix Ⅱ 系列FPGA结构

  2.5  Xilinx公司的CPLD和FPGA器件

    2.5.1  Xilinx公司的CPLD和FPGA概述

    2.5.2  XC9500系列CPLD结构

    2.5.3  Spartan-3系列FPGA结构

    2.5.4  VirtexⅡPro系列FPGA结构

  2.6  CPLD和FPGA的编程与配置

    2.6.1  CPLD和FPGA的编程配置

    2.6.2  CPLD和FPGA  的下载接口

    2.6.3  CPLD器件的编程电路

    2.6.4  FPGA器件的配置电路

  2.7  FPGA和CPLD的开发应用选择

  习题

第3章  Verilog  HDL编程基础

  3.1  Verilog  HDL简介

    3.1.1  常用硬件描述语言简介

    3.1.2  Verilog  HDL的优点

    3.1.3  Verilog  HDL程序设计约定

  3.2  Verilog  HDL程序概述

    3.2.1  Verilog  HDL程序设计举例

    3.2.2  Verilog  HDL程序的基本结构

    3.2.3  Verilog  HDL程序的基本特性

    3.2.4  Verilog  HDL程序的描述风格

  3.3  Verilog  HDL语言要素

    3.3.1  Verilog  HDL文字规则

    3.3.2  Verilog  HDL数据类型

    3.3.3  Verilog  HDL操作符

    3.3.4  编译器伪指令

  3.4  结构描述语句

    3.4.1  元件实例化语句

    3.4.2  门级结构描述

  3.5  数据流描述语句

    3.5.1  隐式连续赋值语句

    3.5.2  显式连续赋值语句

    3.5.3  连续赋值的表达式

    3.5.4  连续赋值的应用实例

  3.6  行为描述语句

    3.6.1  过程性结构

    3.6.2  过程赋值语句

    3.6.3  块语句

    3.6.4  条件语句

    3.6.5  选择语句

    3.6.6  循环语句

    3.6.7  wait语句

  3.7  函数与任务

    3.7.1  函数

    3.7.2  任务

    3.7.3  函数调用函数

    3.7.4  任务调用函数及任务

    3.7.5  系统函数与任务

  3.8  基本逻辑电路设计

    3.8.1  组合逻辑电路设计

    3.8.2  时序逻辑电路设计

    3.8.3  存储器电路设计

  3.9  状态机的Verilog  HDL设计

    3.9.1  状态机的基本结构和编码方案

    3.9.2  一般状态机的Verilog  HDL设计

    3.9.3  摩尔状态机的Verilog  HDL设计

    3.9.4  米立状态机的Verilog  HDL设计

  习题

第4章  常用EDA工具软件操作指南

  4.1  常用EDA工具软件安装指南

  4.2  常用EDA工具软件操作用例

    4.2.1  四位十进制计数器电路

    4.2.2  计数动态扫描显示电路

    4.2.3  EDA仿真测试模型及程序

  4.3  Altera QuartusⅡ操作指南

    4.3.1  Quartus Ⅱ的初步认识

    4.3.2  Quartus Ⅱ的基本操作

    4.3.3  Quartus Ⅱ的综合操作

    4.3.4  Quartus Ⅱ的SOPC开发

    4.3.5  高版本Quartus Ⅱ的仿真

  4.4  Xilinx ISE Design  Suite操作指南

    4.4.1  Xilinx ISE的初步认识

    4.4.2  ISE Suite的基本操作

    4.4.3  ISE Suite的综合操作

  4.5  Synplicity Synplify Pro操作指南

    4.5.1  Synplify Pro的使用步骤

    4.5.2  Synplify Pro的使用实例

  4.6  Mentor Graphics ModelSim操作指南267

    4.6.1  ModelSim的使用步骤

    4.6.2  ModelSim的使用实例

  习题

第5章  EDA实验开发系统

  5.1  通用EDA实验开发系统概述

    5.1.1  EDA实验开发系统的基本组成

    5.1.2  EDA实验开发系统的性能指标

    5.1.3  通用EDA实验开发系统的工作

    原理

    5.1.4  通用EDA实验开发系统的使用

    方法

  5.2  GW48系列EDA实验开发系统的使用

    5.2.1  GW48系列EDA实验开发系统介绍

    5.2.2  GW48实验电路结构图

    5.2.3  GW48系统结构图信号名与芯片

    引脚对照表

    5.2.4  GW48系列EDA实验开发系统使用

  实例

  习题

第6章  Ver5cog HDL设计应用实例。

  6.1  8位加法器的设计

  6.2  8位乘法器的设计

  6.3  8位除法器的设计

  6.4  可调信号发生器的设计

  6.5  PWM信号发生器的设计

  6.6  数字频率计的设计

  6.7  数字秒表的设计

  6.8  交通灯信号控制器的设计

  6.9  高速PID控制器的设计

  6.10  FIR滤波器的设计

  6.11  CORDIC算法的应用设计

  6.12  闹钟系统的设计

    6.12.1  系统设计思路

    6.12.2  Verilog HDI。源程序

    6.12.3  仿真结果验证

    6.12.4  逻辑综合分析

    6.12.5  硬件逻辑验证

  习题

第7章  EDA技术实验

  7.1  实验一：计数器电路的设计

  7.2  实验二：算术运算电路的设计

  7.3  实验三：可调信号发生器的设计

  7.4  实验四：数字频率计的设计

  7.5  实验五：数字秒表的设计

  7.6  实验六：交通灯信号控制器的设计

  7.7  实验七：FIR滤波器的设计

  7.8  实验八：CORDIC算法的应用设计

  7.9  实验报告范例

附录  利用WWW进行EDA资源的

检索

主要参考文献