目 录 第1章 SoC设计绪论 11.1 微电子技术概述 11.1.1 集成电路的发展 11.1.2 集成电路产业分工 21.2 SoC概述 31.2.1 什么是SoC 31.2.2 SoC的优势 41.3 SoC设计的发展趋势及面临的 挑战 51.3.1 SoC设计技术的发展与挑战 51.3.2 SoC设计方法的发展与挑战 101.3.3 未来的SoC 12本章参考文献 12第2章 SoC设计流程 132.1 软硬件协同设计 132.1.1 软硬件协同设计方法 132.2 基于标准单元的SoC设计流程 152.3 基于FPGA的SoC设计流程 192.3.1 FPGA的结构 202.3.2 基于FPGA的设计流程 23本章参考文献 27第3章 SoC设计与EDA工具 283.1 电子系统级设计与工具 283.2 验证的分类及相关工具 283.2.1 验证方法的分类 293.2.2 动态验证及相关工具 293.2.3 静态验证及相关工具 303.3 逻辑综合及综合工具 313.3.1 EDA工具的综合流程 323.3.2 EDA工具的综合策略 323.3.3 优化策略 323.3.4 常用的逻辑综合工具 333.4 可测性设计与工具 333.4.1 测试和验证的区别 333.4.2 常用的可测性设计 333.5 布局布线与工具 363.5.1 EDA工具的布局布线流程 363.5.2 布局布线工具的发展趋势 363.6 物理验证及参数提取与相关的 工具 363.6.1 物理验证的分类 373.6.2 参数提取 373.7 著名EDA公司与工具介绍 393.8 EDA工具的发展趋势 40本章参考文献 41第4章 SoC系统结构设计 424.1 SoC系统结构设计的总体目标 与各个阶段 424.1.1 功能设计阶段 434.1.2 应用驱动的系统结构设计 阶段 434.1.3 平台导向的系统结构设计 阶段 434.2 SoC中常用的处理器 434.2.1 通用处理器 444.2.2 处理器的选择 454.3 SoC中常用的总线 454.3.1 AMBA总线 464.3.2 CoreConnect总线 474.3.3 Wishbone总线 484.3.4 开放核协议 484.3.5 复杂的片上总线结构 494.4 SoC中典型的存储器 504.4.1 存储器分类 504.4.2 静态随机存储器SRAM 514.4.3 动态随机存储器DRAM 524.4.4 闪存Flash 544.4.5 新型存储器 544.5 多核SoC的系统结构设计 574.5.1 可用的并发性 574.5.2 多核SoC设计中的系统 结构选择 574.5.3 多核SoC的性能评价 594.5.4 几种典型的多核SoC系统 结构 604.6 SoC中的软件结构 624.7 电子系统级（ESL）设计 644.7.1 ESL发展的背景 644.7.2 ESL设计基本概念 654.7.3 ESL设计的流程 664.7.4 ESL设计的特点 674.7.5 ESL设计的核心——事务级 建模 694.7.6 事务级建模语言简介及设计 实例 784.7.7 ESL设计的挑战 91本章参考文献 91第5章 IP复用的设计方法 925.1 IP的基本概念和IP分类 925.2 IP设计流程 945.2.1 设计目标 945.2.2 设计流程 945.3 IP的验证 995.4 IP核的选择 1005.5 IP市场 1015.6 IP复用技术面临的挑战 1035.7 IP标准组织 1045.8 基于平台的SoC设计方法 1055.8.1 平台的组成与分类 1065.8.2 基于平台的SoC设计方法 流程与特点 1065.8.3 基于平台的设计实例 107本章参考文献 108第6章 RTL代码编写指南 1096.1 编写RTL代码之前的准备 1096.1.1 与团队共同讨论设计中 的问题 1096.1.2 根据芯片架构准备设计 说明书 1096.1.3 总线设计的考虑 1106.1.4 模块的划分 1106.1.5 对时钟的处理 1136.1.6 IP的选择及设计复用的 考虑 1136.1.7 对可测性的考虑 1146.1.8 对芯片速度的考虑 1156.1.9 对布线的考虑 1156.2 可综合RTL代码编写指南 1156.2.1 可综合RTL代码的编写 准则 1156.2.2 利用综合进行代码质量 检查 1186.3 调用Synopsys DesignWare来 优化设计 119本章参考文献 120第7章 同步电路设计及其与异步信号 交互的问题 1217.1 同步电路设计 1217.1.1 同步电路的定义 1217.1.2 同步电路的时序收敛问题 1217.1.3 同步电路设计的优点与 缺陷 1227.2 全异步电路设计 1237.2.1 异步电路设计的基本原理 1237.2.2 异步电路设计的优点与缺点 1257.3 异步信号与同步电路交互的 问题及其解决方法 1257.3.1 亚稳态 1267.3.2 异步控制信号的同步及其 RTL实现 1297.3.3 异步时钟域的数据同步 及其RTL实现 1337.4 SoC设计中的时钟规划策略 137本章参考文献 138第8章 综合策略与静态时序分析 方法 1398.1 逻辑综合 1398.1.1 流程介绍 1398.1.2 SoC设计中常用的综合 策略 1418.2 物理综合的概念 1428.2.1 物理综合的产生背景 1428.2.2 操作模式 1438.3 实例——用Synopsys的工具 Design Compiler (DC)进行逻 辑综合 1448.3.1 指定库文件 1448.3.2 读入设计 1458.3.3 定义工作环境 1458.3.4 设置约束条件 1468.3.5 设定综合优化策略 1488.3.6 设计脚本举例 1488.4 静态时序分析 1508.4.1 基本概念 1508.4.2 实例——用Synopsys的工具 PrimeTime进行时序分析 1538.5 统计静态时序分析 1598.5.1 传统的时序分析的局限 1608.5.2 统计静态时序分析的概念 1608.5.3 统计静态时序分析的步骤 161本章参考文献 161第9章 SoC功能验证 1629.1 功能验证概述 1629.1.1 功能验证的概念 1629.1.2 SoC功能验证的问题 1639.1.3 SoC功能验证的发展趋势 1639.2 功能验证方法与验证规划 1639.3 系统级功能验证 1659.3.1 系统级的功能验证 1659.3.2 软硬件协同验证 1679.4 仿真验证自动化 1689.4.1 激励的生成 1699.4.2 响应的检查 1709.4.3 覆盖率的检测 1709.5 基于断言的验证 1719.5.1 断言语言 1739.5.2 基于断言的验证 1749.5.3 断言的其他用途 1759.6 UVM验证方法学 176本章参考文献 179第10章 可测性设计 18010.1 集成电路测试概述 18010.1.1 测试的概念和原理 18010.1.2 测试及测试矢量的分类 18010.1.3 自动测试设备 18110.2 故障建模及ATPG原理 18210.2.1 故障建模的基本概念 18210.2.2 常见故障模型 18210.2.3 ATPG基本原理 18510.2.4 ATPG的工作原理 18510.2.5 ATPG工具的使用步骤 18610.3 可测性设计基础 18610.3.1 可测性的概念 18610.3.2 可测性设计的优势和 不足 18810.4 扫描测试（SCAN） 18810.4.1 基于故障模型的可测性 18810.4.2 扫描测试的基本概念 18910.4.3 扫描测试原理 19010.4.4 扫描设计规则 19210.4.5 扫描测试的可测性设计 流程及相关EDA工具 19310.5 存储器的内建自测 19410.5.1 存储器测试的必要性 19410.5.2 存储器测试方法 19510.5.3 BIST的基本概念 19610.5.4 存储器的测试算法 19710.5.5 BIST模块在设计中的 集成 19910.6 边界扫描测试 20110.6.1 边界扫描测试原理 20110.6.2 IEEE 1149.1标准 20110.6.3 边界扫描测试策略和 相关工具 20510.7 其他DFT技术 20510.7.1 微处理器核的可测性 设计 20510.7.2 Logic BIST 20710.8 DFT技术在SoC中的应用 20810.8.1 模块级的DFT技术 20810.8.2 SoC中的DFT应用 209本章参考文献 210第11章 低功耗设计 21111.1 为什么需要低功耗设计 21111.2 功耗的类型 21211.3 低功耗设计方法 21611.4 低功耗技术 21711.4.1 静态低功耗技术 21711.4.2 动态低功耗技术 21911.4.3 门级优化技术 22211.4.4 低功耗SoC系统的 动态管理 22511.4.5 低功耗SoC设计技术的 综合考虑 22611.5 低功耗分析和工具 22611.6 UPF及低功耗设计实现 22711.6.1 基于UPF的设计流程 22811.6.2 UPF功耗描述文件举例 22811.7 低功耗设计趋势 229本章参考文献 230第12章 后端设计 23112.1 时钟树综合 23112.2 布局规划 23512.3 布线 23712.4 ECO技术 23912.5 功耗分析 24012.6 信号完整性的考虑 24112.6.1 信号完整性的挑战 24112.6.2 压降和电迁移 24312.6.3 信号完整性问题的预防、 分析和修正 24412.7 物理验证 24512.8 可制造性设计/面向良品率 的设计 24612.8.1 DFM/DFY的基本概念 24612.8.2 DFM/DFY方法 24712.8.3 典型的DFM/DFY问题 及解决方法 24712.8.4 DFM/DFY技术的发展 趋势 25012.9 后端设计技术的发展趋势 250本章参考文献 251第13章 SoC中数模混合信号IP的 设计与集成 25213.1 SoC中的数模混合信号IP 25213.2 数模混合信号 IP的设计 流程 25213.3 基于SoC复用的数模混合 信号（AMS）IP包 25413.4 数模混合信号（AMS）IP 的设计及集成要点 25413.4.1 接口信号 25413.4.2 模拟与数字部分的整体 布局 25513.4.3 电平转换器的设计 25513.4.4 电源的布局与规划 25613.4.5 电源/地线上跳动噪声 的消1