出版者的话 

译者序 

前言 

第1章数字系统与信息1 

1.1信息表示2 

1.1.1数字计算机3 

1.1.2其他计算机4 

1.1.3通用计算机的进一步说明7 

1.2数制8 

1.2.1二进制9 

1.2.2八进制与十六进制10 

1.2.3数字范围11 

1.3算术运算11 

1.4十进制编码15 

1.5字符编码16 

1.5.1ascii字符编码16 

1.5.2校验位18 

1.6格雷码18 

1.7本章小结20 

参考文献20 

习题21 

第2章组合逻辑电路24 

2.1二值逻辑和逻辑门24 

2.1.1二值逻辑24 

2.1.2逻辑门25 

2.2布尔代数27 

2.2.1布尔代数的基本性质28 

2.2.2代数处理30 

2.2.3反函数32 

2.3标准形式32 

2.3.1最小项和最大项33 

2.3.2积之和35 

2.3.3和之积36 

2.4两级电路的优化36 

2.4.1成本标准37 

2.4.2卡诺图结构38 

2.4.3二变量的卡诺图40 

2.4.4三变量的卡诺图41 

2.5卡诺图的用法43 

2.5.1质主蕴涵项43 

2.5.2非质主蕴涵项45 

2.5.3和之积优化45 

2.5.4无关最小项46 

2.6程序化的两级优化48 

2.7多级电路优化51 

2.8其他门类型54 

2.9异或操作和异或门57 

2.10高阻态输出59 

2.11本章小结60 

参考文献60 

习题60 

第3章组合逻辑电路的设计65 

3.1设计过程65 

3.2开始分层设计69 

3.3工艺映射71 

3.4验证74 

3.4.1人工逻辑分析74 

3.4.2模拟75 

3.5组合函数模块76 

3.6基本逻辑函数76 

3.6.1定值、传输和取反77 

3.6.2多位函数77 

3.6.3使能79 

3.7译码80 

3.7.1译码器和使能结合83 

3.7.2基于译码器的组合电路84 

3.8编码器85 

3.8.1优先编码器85 

3.8.2编码器的扩展87 

3.9选择87 

3.9.1多路复用器87 

3.9.2基于多路复用器的组合电路90 

3.10本章小结92 

参考文献92 

习题93 

第4章算术功能块与硬件描述语言99 

4.1迭代组合电路99 

4.2二进制加法器100 

4.2.1半加器100 

4.2.2全加器100 

4.2.3二进制行波进位加法器101 

4.3二进制减法102 

4.3.1补码103 

4.3.2采用二进制补码的减法104 

4.4二进制加减法器105 

4.4.1有符号的二进制数106 

4.4.2有符号二进制数的加法与减法107 

4.4.3溢出108 

4.5其他的算术功能块109 

4.5.1压缩110 

4.5.2递增111 

4.5.3递减112 

4.5.4常数乘法112 

4.5.5常数除法113 

4.5.6零填充与符号扩展113 

4.6硬件描述语言113 

4.6.1硬件描述语言114 

4.6.2逻辑综合115 

4.7硬件描述语言——vhdl116 

4.8硬件描述语言——verilog123 

4.9本章小结129 

参考文献129 

习题130 

第5章时序电路135 

5.1时序电路的定义135 

5.2锁存器137 

5.2.1sr和s r锁存器138 

5.2.2d锁存器140 

5.3触发器141 

5.3.1主从式触发器141 

5.3.2边沿触发式触发器144 

5.3.3标准图形符号144 

5.3.4直接输入146 

5.4时序电路分析147 

5.4.1输入方程147 

5.4.2状态表148 

5.4.3状态图150 

5.4.4时序电路模拟151 

5.5时序电路设计152 

5.5.1设计步骤153 

5.5.2构建状态图和状态表153 

5.5.3状态赋值158 

5.5.4使用d触发器的设计159 

5.5.5无效状态的设计161 

5.5.6验证162 

5.6其他类型的触发器164 

5.7状态机图及其应用166 

5.7.1状态机图模型166 

5.7.2输入条件的约束168 

5.7.3使用状态机图的设计应用169 

5.8时序电路的hdl表示——vhdl175 

5.9时序电路的hdl表示——verilog180 

5.10本章小结184 

参考文献185 

习题185 

第6章选择的设计主题193 

6.1设计空间193 

6.1.1集成电路193 

6.1.2cmos电路工艺194 

6.1.3工艺参数197 

6.2门的传播延迟198 

6.3触发器定时199 

6.4时序电路定时201 

6.5异步交互202 

6.6同步和亚稳态203 

6.7同步电路陷阱208 

6.8可编程实现技术208 

6.8.1只读存储器210 

6.8.2可编程逻辑阵列211 

6.8.3可编程阵列逻辑器件213 

6.9本章小结214 

参考文献215 

习题215 

第7章寄存器与寄存器传输219 

7.1寄存器与加载使能219 

7.2寄存器传输222 

7.3寄存器传输操作223 

7.4对vhdl和verilog使用者的提醒225 

7.5微操作225 

7.5.1算术微操作226 

7.5.2逻辑微操作227 

7.5.3移位微操作228 

7.6对单个寄存器的微操作229 

7.6.1基于多路复用器的传输229 

7.6.2移位寄存器231 

7.6.3行波计数器234 

7.6.4同步二进制计数器235 

7.6.5其他类型计数器238 

7.7寄存器单元设计240 

7.8基于多路复用器和总线的多寄存器传输244 

7.9串行传输及其微操作247 

7.10寄存器传输控制250 

7.11移位寄存器和计数器的hdl描述——vhdl262 

7.12移位寄存器和计数器的hdl描述——verilog263 

7.13微程序控制264 

7.14本章小结266 

参考文献266 

习题266 

第8章存储器基础273 

8.1存储器定义273 

8.2随机访问存储器273 

8.2.1读写操作274 

8.2.2定时波形275 

8.2.3存储器特征276 

8.3sram集成电路277 

8.4sram芯片阵列281 

8.5dram芯片283 

8.5.1dram单元284 

8.5.2dram位片285 

8.6dram分类288 

8.6.1同步dram（sdram）289 

8.6.2双倍数据速率sdram（ddr sdram）290 

8.6.3rambus? dram（rdram）291 

8.7动态ram芯片阵列292 

8.8本章小结292 

参考文献292 

习题292