出版者的话

译者序

前言

作者简介

第1章  引言

  1.1  数字硬件

  1.2  设计流程

  1.3  计算机结构

  1.4  本书中的逻辑电路设计

  1.5  信息的数字化表示

  1.6  理论与实践

  习题

  参考文献

第2章  逻辑电路导论

  2.1  变量与函数

  2.2  反相

  2.3  真值表

  2.4  逻辑门和网络

  2.5  布尔代数

  2.6  利用“与”门、“或”门和“非”门进行综合

  2.7  “与非”和“或非”逻辑网络电路

  2.8  设计实例

  2.9  CAD工具介绍

  2.10  Verilog简介

  2.11  最简化和卡诺图

  2.12  最小化策略

  2.13  和之积形式的最简式

  2.14  非完整定义函数（无关项）

  2.15  多输出电路

  2.16  小结

  2.17  解决问题的实例

  习题

  参考文献

第3章  数的表示方法和算术运算电路

  3.1  按位计数法（数的位置表示法）

  3.2  无符号数的加法运算

  3.3  有符号数

  3.4  快速加法器

  3.5  使用CAD工具设计算术运算电路

  3.6  乘法

  3.7  其他数的表示方式

  3.8  解决问题的实例

  习题

  参考文献

第4章  组合电路模块

  4.1  多路选择器

  4.2  译码器

  4.3  编码

  4.4  代码转换器

  4.5  算术比较电路

  4.6  用Verilog设计组合逻辑电路

  4.7  小结

  4.8  解决问题的实例

  习题

  参考文献

第5章  触发器、寄存器和计数器

  5.1  基本锁存器

  5.2  门控SR锁存器

  5.3  门控D锁存器

  5.4  边沿触发的D触发器

  5.5  T触发器

  5.6  JK触发器

  5.7  术语小结

  5.8  寄存器

  5.9  计数器

  5.10  复位同步

  5.11  其他类型的计数器

  5.12  用CAD工具设计含存储元件的电路

  5.13  用Verilog构建寄存器和计数器

  5.14  设计举例

  5.15  触发器电路的时序分析

  5.16  小结

  5.17  解决问题的实例

  习题

  参考文献

第6章  同步时序电路

  6.1  基本设计步骤

  6.2  状态分配问题

  6.3  Mealy状态模型

  6.4  采用CAD工具设计有限状态机

  6.5  串行加法器实例

  6.6  状态最小化

  6.7  基于时序电路的计数器设计

  6.8  仲裁电路的

  6.9  同步时序电路的分析

  6.10  算法状态机流程图

  6.11  时序电路的形式模型

  6.12  小结

  6.13  解决问题的实例

  习题

  参考文献

第7章  数字系统设计

  7.1  总线结构

  7.2  简单的处理器

  7.3  位计数电路

  7.4  移位和加乘法器

  7.5  除法器

  7.6  算术平均

  7.7  排序操作

  7.8  时钟同步和时序问题

  7.9  小结

  习题

  参考文献

第8章  逻辑函数的优化实现

  8.1  多级综合

  8.2  多级电路分析

  8.3  逻辑函数的其他表示方法

  8.4  基于立方体表示法的优化技术

  8.5  小结

  8.6  解决问题的实例

  习题

  参考文献

第9章  异步时序电路

  9.1  异步行为

  9.2  异步电路分析

  9.3  异步电路综合

  9.4  状态化简

  9.5  状态分配

  9.6  冒险

  9.7  一个完整的设计实例

  9.8  小结

  9.9  解决问题的实例

  习题

  参考答案

第10章  计算机辅助设计工具

  10.1  综合

  10.2  物理设计

  10.3  小结

  参考文献

第11章  逻辑电路测试

  11.1  故障模型

  11.2  测试集的复杂度

  11.3  路径敏化

  11.4  树形结构电路

  11.5  随机测试

  11.6  时序电路的测试

  11.7  内建自测试

  11.8  印制电路板

  11.9  小结

  习题

  参考文献

附录A  Verilog参考

附录B  实现技术

部分习题参考答案