第1章  绪论1

  1.1EDA技术简介1

  1.2可编程逻辑器件的发展概况4

  1.3数字系统EDA设计语言6

  1.4EDA与传统电子设计方法9

  1.4.1传统的电子设计方法9

  1.4.2自顶向下的电子设计方法10

  1.4.3EDA与传统电子设计方法的比较12

  1.5深亚微米14

  1.6IP核14

  1.7本章小结14

  思考与练习15

第2章  CPLD/FPGA结构原理16

  2.1可编程逻辑器件入门16

  2.1.1逻辑器件含义16

  2.1.2可编程逻辑器件PLD20

  2.1.3可编程逻辑器件的优点21

  2.1.4可编程逻辑器件的发展趋势22

  2.1.5几大PLD生产厂家24

  2.2PLD的分类24

  2.2.1按集成度区分24

  2.2.2按结构特点区分24

  2.2.3按编程工艺区分25

  2.3简单PLD结构原理26

  2.3.1逻辑符号表示方法26

  2.3.2PROM结构原理272.3.3PLA结构原理28

  2.3.4PAL结构原理30

  2.3.5GAL结构原理32

  2.4CPLD的结构及其工作原理35

  2.5FPGA的结构及其工作原理40

  2.5.1查找表型FPGA逻辑结构41

  2.5.2Cyclone Ⅲ系列器件的结构与工作原理44

  2.5.3FLEX/ACEX系列FPGA芯片内部结构49

  2.5.4SpartanⅡ系列FPGA内部结构50

  2.5.5基于乘积项的可编程逻辑器件52

  2.5.6其他结构的可编程逻辑器件54

  2.5.7FPGA与CPLD的区别54

  2.6本章小结55

  思考与练习56

第3章  Altera可编程逻辑系列器件57

  3.1概述57

  3.1.1Altera器件性能特点57

  3.1.2Altera器件系列59

  3.2MAX7000系列器件62

  3.2.1MAX7000器件性能特点62

  3.2.2MAX7000S/E器件结构63

  3.2.3MAX7000器件特性设定68

  3.2.4MAX7000器件编程测试69

  3.3FLEX10K系列器件70

  3.3.1FLEX10K器件性能特点70

  3.3.2FLEX10K器件结构71

  3.3.3FLEX10K器件特性设定82

  3.3.4FLEX10K器件配置与测试84

  3.4APEX20K系列器件85

  3.4.1APEX20K器件性能特点85

  3.4.2APEX20K器件结构87

  3.4.3APEX20K系列器件的嵌入式系统块92

  3.4.4APEX20K器件I/O结构96

  3.4.5APEX20K器件的配置与测试100

  3.5Cyclone系列器件架构及简介101

  3.5.1Cyclone器件简介101

  3.5.2Cyclone Ⅱ器件简介110

  3.6Stratix系列器件117

  3.6.1Stratix器件简介117

  3.6.2Stratix Ⅱ器件简介126

  3.7Stratix GX系列器件138

  3.8本章小结143

  思考与练习143

第4章  VHDL硬件描述语言144

  4.1VHDL概述144

  4.2VHDL基本结构与要素145

  4.2.1实体（ENTITY）147

  4.2.2结构体（ARCHITECTURE）148

  4.2.3程序包（PACKAGE）与库（LIBRARY）150

  4.3VHDL数据类型和数据对象151

  4.3.1VHDL标记151

  4.3.2VHDL数据类型153

  4.3.3VHDL运算符159

  4.3.4VHDL数据对象161

  4.4VHDL基本语句165

  4.4.1并行信号赋值语句165

  4.4.2条件赋值语句，WHENELSE166

  4.4.3选择信号赋值语句，WITHSELECT167

  4.4.4块（BLOCK）语句167

  4.4.5IFELSE语句169

  4.4.6CASEWHEN语句171

  4.4.7FORLOOP语句172

  4.4.8NEXT语句173

  4.4.9EXIT语句173

  4.5VHDL高级语句174

  4.5.1进程（PROCESS）语句174

  4.5.2元件（COMPONENT）定义语句和元件例化（PORT MAP）语句175

  4.5.3生成(GENERATE)语句177

  4.5.4子程序（SUBPROGRAM）180

  4.6本章小结182

  思考与练习182

第5章  VHDL设计应用实例185

  5.1组合逻辑电路的分析与设计185

  5.1.1门电路185

  5.1.2编码器187

  5.1.3译码器188

  5.1.4多路选择器190

  5.1.5数值比较器193

  5.1.6加法器195

  5.2时序逻辑电路设计196

  5.2.1时钟信号和复位信号196

  5.2.2触发器197

  5.2.3寄存器和移位寄存器203

  5.2.4计数器208

  5.3存储器设计212

  5.3.1RAM随机存储器213

  5.3.2ROM只读存储器214

  5.3.3堆栈215

  5.3.4FIFO存储器218

  5.4状态机设计219

  5.4.1摩尔型状态机220

  5.4.2米里型状态机221

  5.5本章小结224

  思考与练习224

第6章  Quartus Ⅱ软件及其应用228

  6.1Quartus Ⅱ功能简介228

  6.2原理图编辑输入法231

  6.2.1建立Quartus Ⅱ工程文件233

  6.2.2建立图形设计文件235

  6.2.3对设计文件进行编译237

  6.2.4引脚分配238

  6.2.5设计仿真243

  6.2.6目标器件加载246

  6.2.7实验现象与结果247

  6.3文本编辑输入法248

  6.3.1编辑设计文件248

  6.3.2创建工程249

  6.3.3编译250

  6.3.4仿真252

  6.3.5引脚锁定和下载254

  6.4层次电路设计254

  6.4.1顶层文件设计255

  6.4.2创建各模块的下层设计文件257

  6.4.3设计项目的编译仿真258

  6.4.4层次显示258

  6.5LPM参数化宏功能模块及应用260

  6.5.1IP的概念及Altera的IP260

  6.5.2Alter宏功能模块应用实例262

  6.6本章小结265

  思考与练习265

第7章  EDA技术综合设计应用267

  7.1数字钟设计267

  7.1.1设计方案的选择267

  7.1.2数字钟的工作原理268

  7.1.3系统设计方案268

  7.1.4具体设计流程268

  7.1.5模块设计与分析270

  7.1.6顶层文件的设计277

  7.1.7实验结果277

  7.1.8设计总结278

  7.2直接数字频率合成器(DDS)的设计279

  7.2.1DDS的工作原理279

  7.2.2DDS的VHDL实现280

  7.2.3DDS的Quartus Ⅱ仿真283

  7.3通用异步收发器UART的设计284

  7.3.1UART的基本工作原理284

  7.3.2UART的实现285

  7.3.3各模块的仿真287

  7.3.4UART的顶层RTL电路288

  7.4等精度频率计的设计289

  7.4.1等精度测频原理289

  7.4.2等精度测频的实现方案290

  7.4.3系统总体设计方案与功能仿真291

  7.4.4测量结果及误差分析296

  7.5本章小结296

参考文献297