第1章　现代数字系统设计概论　1.1　概述　1.2　数字系统的层次化结构　　1.2.1　开关电路级的基础——CMOS反相器　　1.2.2　逻辑级的门电路　　1.2.3　寄存器传输级的有限状态机　　1.2.4　数字系统的系统级构成　　1.2.5　复杂系统的算法级设计　1.3　数字系统设计的描述方法　　1.3.1　原理图设计　　1.3.2　程序设计法　　1.3.3　状态机设计　　1.3.4　IP模块使用　　1.3.5　基于平台的设计方法　　1.3.6　电子系统级——ESL设计　1.4　IP技术　　1.4.1　IP知识产权模块　　1.4.2　IP模块的种类与应用　　1.4.3　片上系统和IP核复用　1.5　SOC技术　　1.5.1　SOC基本概念　　1.5.2　SOC与SOC设计技术　　1.5.3　SOC芯片设计方法　　1.5.4　SOC平台设计方法　　1.5.5　软/硬件协同设计方法　1.6　利用FPGA平台实现片上系统　　1.6.1　平台级FPGA的特点　　1.6.2　在线可“重构”技术　小结　习题第2章　可编程逻辑器件　2.1　概述　　2.1.1　可编程逻辑器件概述　　2.1.2　可编程逻辑器件分类　2.2　CPLD的结构和工作原理　　2.2.1　简单可编程逻辑器件原理　　2.2.2　CPLD的结构和工作原理　2.3　逻辑级FPGA的结构和工作原理　　2.3.1　可编程逻辑单元　　2.3.2　可编程布线通道　　2.3.3　可编程逻辑I/O单元　2.4　系统级FPGA的结构和工作原理　　2.4.1　片上块RAM及接口　　2.4.2　数字时钟管理　　2.4.3　系统级I/O　2.5　平台级FPGA的结构和工作原理　　2.5.1　乘法器　　2.5.2　DSP硬核　　2.5.3　高速串行接口　2.6　FPGA的配置　　2.6.1　FPGA配置方式　　2.6.2　FPGA配置流程　小结　习题第3章　Verilog硬件描述语言　3.1　硬件描述语言概述　　3.1.1　硬件描述语言特点　　3.1.2　层次化设计　3.2　Verilog HDL程序的基本结构　　3.2.1　模块结构分析　　3.2.2　模块的实例化　3.3　Verilog HDL词法、数据类型和运算符　　3.3.1　词法约定　　3.3.2　数据类型　　3.3.3　运算符　3.4　Verilog HDL行为语句　　3.4.1　赋值语句　　3.4.2　顺序块和并行块语句　　3.4.3　结构说明语句　　3.4.4　条件语句　　3.4.5　循环语句　　3.4.6　系统任务和系统函数　　3.4.7　编译预处理命令　　3.4.8　Verilog HDL可综合设计　3.5　Verilog HDL设计举例　　3.5.1　组合电路设计　　3.5.2　时序电路设计　　3.5.3　数字系统设计　3.6　Testbench文件与设计　小结　习题第4章　Quartus Ⅱ开发软件第5章　数字系统的高级设计与综合第6章　FPGA DSP系统设计第7章　可编程片上系统SOPC设计第8章　综合设计实例附录A　Altera DE2开发板说明附录B　Verilog HDL（IEEE 1364—2001）关键词表及说明附录C　英文缩写词参考文献