第]章 绪论
1．1 可编程逻辑器件介绍
1．2 FPGA／CPLD设计入门
1．2．1 FPGA／CPLD设计的基本方法
1．2．2 FPGA／CPLD设计的基本流程
1．3 基于可编程技术的计算机系统实验方法
第2章 可编程技术初步与实验环境
2．1 VHDL基础
2．1．1 VHDL简介
2．1．2 VHDL语言基础
2．1．3 VHDL基本结构
2．1．4 VHDL主要功能语句
2．1．5 基本VHDL程序分析
2．2 Quartus lI软件入门
2．2．1 设计流程
2．2．2 Quartus lI设计输入
2．2．3 综合
2．2．4 布局布线
2．2．5 基于模块的设计
2．2．6 仿真
2．2．7 时序分析器
2．2．8 时序逼近
2．2．9 功耗分析
2．2．10 编程和配置
2．2．11 调试
2．2．12 工程改革管理
2．2．13 形式验证
2．2．14 系统级设计
2．3 FPGA实验开发平台简介
2．3．1 康芯GW48一CP十十实验开发系统
2．3．2 实验系统的主板结构和使用方法
2．3．3 实验系统电路结构图
2．3．4 实验系统引脚分配表
2．3．5 实验台电路结构选择与引脚锁定方法
第3章 可编程技术实验设计
3．1 可编程技术基础实验
3．1．1 熟悉FPGA软硬件开发环境
3．1．2 利用VHDL设计十进制加法计数器
3．1．3 利用原理图设计2—4译码器
3．1．4 Altera元器件库宏功能模块
3．1．5 元器件自定义与使用
3．1．6 利用原理图层次化方法设计l位全加器
3．1．7 QuartusⅡ的混合输入及层次化设计
3．2 可编程技术实验常见问题与解决方法
3．2．1 QuartusⅡ软件使用常见问题与解决方法
3．2．2 ”编译”过程常见问题与解决方法
3．2．3 ”仿真”过程常见问题与解决方法
3．2．4 ”编程下载”过程常见问题与解决方法
3．2．5 ”实验台操作”过程常见问题与解决方法
第4章 组合逻辑电路实验设计
4．1 组合逻辑电路设计方法
4．1．1 组合逻辑电路的特点
4．1．2 组合逻辑电路的设计方法
4．2 基本门电路实验
4．3 典型组合电路实验
4．3．1 半加器
4．3．2 全加器
4．3．3 全加／全减器
4．3．4 多数表决电路
4．3．5 比较电路
4．4 可靠性编码电路实验
4．4．1 偶校验发生器、检测器电路
4．4．2 步进码发生器电路
4．5 编、译码及代码转换电路实验
4．5．1 3-8线译码器电路