第1章  概述 2

  1.1  CPLD/ FPGA简介 2

    1.1.1  CPLD/FPGA的结构与工作原理 2

    1.1.2  CPLD/FPGA的发展趋势 7

  1.2  CPLD/FPGA产品概述 7

    1.2.1  Lattice的CPLD器件系列 8

    1.2.2  Xilinx的CPLD/FPGA器件系列 9

    1.2.3  Altera的CPLD/FPGA器件系列 11

    1.2.4  Altera的FPGA配置方式与配置器件 14

  习题与思考题 15

第2章  VHDL语言基础 16

  2.1  硬件描述语言特点 16

  2.2  VHDL程序基本结构 16

  2.3  VHDL程序主要构件 17

    2.3.1  库 18

    2.3.2  实体 18

    2.3.3  结构体 19

    2.3.4  包集合 20

    2.3.5  配置 21

  2.4  VHDL数据类型 23

    2.4.1  标准数据类型 23

    2.4.2  IEEE定义的逻辑位与矢量 24

    2.4.3  用户自定义数据类型 24

    2.4.4  数据类型转换 26

  2.5  运算符 26

    2.5.1  算术运算符 26

    2.5.2  逻辑运算符 26

    2.5.3  关系运算符 27

    2.5.4  其他运算符 27

    2.5.5  运算优先级 27

  2.6  VHDL数据对象 28

    2.6.1  常量 28

    2.6.2  变量 28

    2.6.3  信号 29

    2.6.4  信号与变量的比较 30

  2.7  VHDL基本语句 30

    2.7.1  并行语句 30

    2.7.2  顺序语句 37

    2.7.3  属性描述语句 42

  2.8  测试基准 44

  2.9  其他语句和有关规定的说明 45

    2.9.1  命名规则和注解的标记 45

    2.9.2  ATTRIBUTE（属性）描述与定义 46

    2.9.3  GENERATE语句 53

  2.10  VHDL程序的其他构件 56

    2.10.1  块 56

    2.10.2  函数 58

    2.10.3  过程 59

    2.10.4  程序包 60

  2.11  结构体的描述方法 62

  习题与思考题 63

第3章  项目开发环境介绍 65

  3.1  软件平台 65

    3.1.1  系统设计软件Quartus II 8.0 65

    3.1.2  ModelSim 6.0仿真工具 66

    3.1.3  Nios II IDE 8.0 软件集成环境 67

  3.2  硬件平台 67

    3.2.1  DE2平台介绍 67

    3.2.2  DE2板上资源及硬件布局 69

    3.2.3  DE2原理 70

    3.2.4  DE2平台的开发环境 73

    3.2.5  DE2开发板测试说明 74

  习题与思考题 75

第4章  常用基本器件设计 76

  4.1  寄存器设计 76

    4.1.1  寄存器原理图设计 76

    4.1.2  寄存器工作原理 76

    4.1.3  寄存器程序描述 77

    4.1.4  寄存器仿真 78

  4.2  移位运算器设计 78

    4.2.1  移位运算器原理图设计 78

    4.2.2  移位运算器程序描述 79

    4.2.3  移位运算器仿真 80

  4.3  加减法运算器设计 81

    4.3.1  加减法单元原理图设计 81

    4.3.2  加减单元编码 81

    4.3.3  多位加减法单元连接 82

    4.3.4  加减法运算器原理图设计 83

    4.3.5  加减法运算器程序描述 84

    4.3.6  加减法运算器仿真 87

  4.4  乘法器设计 88

    4.4.1  乘法阵列原理图设计 88

    4.4.2  乘法阵列编码 89

    4.4.3  有符号数乘法运算器 90

  4.5  同步计数器设计 93

    4.5.1  设备同步工作 93

    4.5.2  程序计数器 93

    4.5.3  通用计数器 95

  4.6  节拍器设计 98

    4.6.1  节拍器电路设计 98

    4.6.2  节拍器程序描述 98

    4.6.3  节拍器工作原理 101

  4.7  译码器设计 101

    4.7.1  译码器电路设计 101

    4.7.2  译码器程序描述 102

    4.7.3  选择与通断控制电路 103

  4.8  标志线设计 106

    4.8.1  累加器标志线设计 106

    4.8.2  数据监测标志设计 107

  4.9  存储器设计 107

    4.9.1  地址译码器电路设计 107

    4.9.2  存储单元设计 109

    4.9.3  包含256个存储单元的存储器设计 110

  习题与思考题 112

  综合实践篇

第5章  FPGA开发常用设计方法 114

  5.1  消除毛刺 114

  5.2  几种逻辑器件及信号处理方法 115

    5.2.1  触发器及锁存器 115

    5.2.2  消除及置位信号处理 117

  5.3  FPGA中的同步设计 118

  5.4  FPGA时延电路产生及用法 119

  5.5  FPGA中的时钟设计 121

    5.5.1  全局时钟 121

    5.5.2  门控制时钟 122

    5.5.3  多级逻辑时钟 124

    5.5.4  行波时钟 125

    5.5.5  多时钟系统 126

  5.6  FPGA电路优化方法 130

  习题与思考题 133

第6章  综合数字系统实例 134

  6.1  矩阵键盘扫描接口设计 134

    6.1.1  实例内容说明 134

    6.1.2  设计思路与原理 134

    6.1.3  程序设计与验证 136

    6.1.4  实例总结 143

  6.2  交通灯控制的设计 144

    6.2.1  实例内容说明 144

    6.2.2  设计思路与原理 144

    6.2.3  程序设计与注释 145

    6.2.4  实例总结 152

  6.3  6层电梯控制器的设计 152

    6.3.1  实例内容说明 152

    6.3.2  设计思路与原理 152

    6.3.3  程序设计与验证 153

    6.3.4  实例总结 162

  6.4  快速傅里叶变换FFT处理器的设计 162

    6.4.1  FFT算法特点 162

    6.4.2  旋转因子算法 163

    6.4.3  蝶形处理器 165

    6.4.4  实例总结 168

  习题与思考题 168

第7章  面向SOPC的FPGA设计实例 170

  7.1  SOPC系统设计流程 170

  7.2  基于Avalon总线的PWM控制器 171

    7.2.1  实例介绍 171

    7.2.2  设计思路与原理 171

    7.2.3  硬件设计 174

    7.2.4  软件设计 190

    7.2.5  实例总结 194

  7.3  基于SOPC的SD卡音乐播放器 194

    7.3.1  实例介绍 194

    7.3.2  设计思路与原理 194

    7.3.3  硬件设计 200

    7.3.4  软件设计 210

    7.3.5  实例总结 216

  7.4  基于AES算法的实时加/解密系统 216

    7.4.1  实例介绍 216

    7.4.2  设计思路与原理 217

    7.4.3  硬件设计 223

    7.4.4  软件设计与综合测试 255

    7.4.5  实例总结 264

  习题与思考题 264

附录A 265

参考文献 269