数字逻辑电路基础与计算机系统集成技术 / 21世纪高等学校规划教材·计算机科学与技术
￥29.50定价
作者： 解本巨、杜军威等
出版时间：2016年4月
出版社：清华大学出版社
- 清华大学出版社
- 9787302288138
- 1-2
- 76906
- 16开
- 2016年4月
- 理学
- 数学
- O141
- 计算机
- 本专科、高职高专
内容简介
《数字逻辑电路基础与计算机系统集成技术》是以eda技术研究为出发点，专门针对计算机科学与技术专业而编写的硬件技术基础教程。与以往的数字电路教材不同，《数字逻辑电路基础与计算机系统集成技术》重点体现“软件设计实现硬件技术”的理念，除了在传统基础上利用真值表、状态图、卡诺图化简进行组合逻辑电路、时序逻辑电路设计外，还专门介绍了quartusⅱ9．1开发环境和硬件设计语言veriloghdl，并使用veriloghdl语言实现组合电路设计、同步，异步时序电路设计，芯片扩展应用，pld设计，接口电路设计，数字系统fpga项目设计及简单微处理器设计等，其他内容还包括逻辑门实现、组合逻辑电路和时序逻辑电路分析、存储器设计与扩展、脉冲发生器设计、a／d和d／a转换电路、数字系统设计等。在设计分析中，能够把设计的电路芯片与计算机系统有机地结合起来。
《数字逻辑电路基础与计算机系统集成技术》可作为高等院校本科生的教材，还可作为技术开发人员的参考资料。
《数字逻辑电路基础与计算机系统集成技术》可作为高等院校本科生的教材，还可作为技术开发人员的参考资料。
目录
第1章 数字逻辑基础
1.1 电路引入二进制、芯片及集成概念
1.2 数制与数制转换
1.2.1 计算机中常用进位计数制
1.2.2 数制转换
1.2.3 二进制算术运算
1.3 计算机中常用编码
1.3.1 二-十进制编码
1.3.2 格雷码
1.3.3 asch码
1.4 逻辑运算与逻辑代数
1.4.1 3种基本逻辑运算
1.4.2 逻辑函数及其表示方法
1.4.3 逻辑代数
1.5 逻辑代数的卡诺图化简法
1.5.1 最小项的定义及其性质
1.5.2 逻辑函数的最小项表达式
1.5.3 用卡诺图表示逻辑函数
1.5.4 用卡诺图化简逻辑函数
第2章 硬件描述语言verilog hdl与编辑环境quartusⅱ
2.1 硬件描述语言verilog hdl设计方法学简介
2.1.1 verilog的基本语法规则
2.1.2 变量及数据类型
2.1.3 运算符和表达式
2.1.4 语句
2.2 verilog hdl建模
2.2.1 verilog hdl程序的基本结构
2.2.2 结构建模
2.2.3 数据流建模
2.2.4 行为建模
2.2.5 模块调用
2.3 verilog hdl编译环境quartusⅱ9.1
2.3.1 quartusⅱ9.1概述
2.3.2 quartusⅱ9.1原理图设计方法
2.3.3 使用verilog hdl语言实现数字电路设计
2.3.4 波形仿真
第3章 逻辑门电路
3.1 半导体器件组成的门电路
3.1.1 半导体器件的开关特性
3.1.2 分立元件门电路
3.2 cmos门电路
3.2.1 cmos反相器
3.2.2 cmos逻辑门电路
3.2.3 cmos漏极开路门与三态门电路
3.2.4 cmos传输
3.3 ttl门电路
3.3.1 ttl反相器的基本电路
3.3.2 ttl逻辑门电路
3.3.3 ttl集电极开路门与三态门电路
第4章 组合逻辑电路
4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合电路的竞争与冒险
4.3.1 冒险的分类与产生原因
4.3.2 冒险的判断与消除方法
4.4 常用组合逻辑电路
4.4.1 编码器
4.4.2 译码器
4.4.3 数据选择器
4.4.4 比较器
4.4.5 算术运算电路
第5章 时序逻辑电路
5.1 时序逻辑电路基础
5.1.1 触发器
5.1.2 时序逻辑电路的描述
5.2 时序逻辑电路记忆单元——触发器
5.2.1 rs触发器
5.2.2 d触发器
5.2.3 jk触发器
5.2.4 t触发器
5.2.5 用verilog语言设计触发器
5.3 同步时序逻辑电路的分析与设计
5.3.1 同步时序逻辑电路的分析
5.3.2 同步时序逻辑电路的设计
5.4 异步时序电路的分析与设计
5.4.1 异步时序逻辑电路的分析
5.4.2 异步时序逻辑电路的设计
5.5 常用时序逻辑电路
5.5.1 寄存器
5.5.2 计数器
5.5.3 顺序脉冲发生器
第6章 半导体存储器与大规模可编程逻辑器件
6.1 随机存储器
6.1.1 sram
6.1.2 dram
6.2 只读存储器
6.2.1 掩膜只读存储器
6.2.2 可编程只读存储器
6.2.3 可擦除可编程只读存储器
6.2.4 可电擦可编程只读存储器
6.2.5 快闪存储器
6.3 存储器容量扩展
6.4 大规模可编程逻辑器件
6.4.1 可编程阵列逻辑器件
6.4.2 通用可编程阵列逻辑器件
6.4.3 复杂的可编程逻辑器件
6.4.4 现场可编程门阵列器件
第7章 脉冲波形的产生与整形
7.1 单稳态触发器
7.1.1 用门电路组成的单稳态触发器
7.1.2 集成单稳态触发器
7.2 施密特触发器
7.2.1 用门电路组成的施密特触发器
7.2.2 施密特触发器的应用
7.3 多谐振荡器
7.3.1 用门电路组成的对称式多谐振荡器
7.3.2 用施密特触发器组成的多谐振荡器
7.3.3 石英晶体振荡器
7.4 555定时器及应用
7.4.1 555定时器
7.4.2 用555定时器组成的施密特触发器
7.4.3 用555定时器组成的单稳态触发器
7.4.4 用555定时器组成的多谐振荡器
第8章 接口电路设计技术
8.1 接口芯片设计
8.1.1 外部接口电路的设计分析
8.1.2 接口芯片设计
8.2 d／a转换器
8.2.1 d／a转换器的基本原理
8.2.2 权电阻网络d／a转换器
8.2.3 倒t形电阻网络d／a转换器
8.2.4 权电流型d／a转换器
8.3 a／d转换器
8.3.1 a／d转换的基本原理
8.3.2 并联比较型a／d转换器
8.3.3 逐次渐近型a／d转换器
8.3.4 双积分型a／d转换器
8.3.5 集成模数转换器adc0801及其应用
第9章 数字系统设计技术
9.1 数字系统设计概述
9.1.1 数字系统的基本组成
9.1.2 数字系统的实现方式
9.2 数字系统设计方法与描述
9.2.1 数字系统设计方法
9.2.2 数字系统设计描述
9.3 用asm图和mds图设计数字系统
9.3.1 设计数字系统的步骤
9.3.2 十字路口交通灯控制系统的设计
9.3.3 交通灯控制系统的verilog hdl描述
9.4 控制子系统的微程序控制器设计
9.4.1 概述
9.4.2 微程序控制器简单设计
附录a 74系列数字集成电路型号功能表
附录b cmos系列数字集成电路型号功能表
附录c 习题训练与数字系统课程设计
c.1 定理与卡诺图化简
c.2 简单verilog hdl建模
c.3 组合逻辑电路分析
c.4 组合电路设计
c.5 时序逻辑电路分析
c.6 时序逻辑电路设计
c.7 存储器与pld设计
c.8 接口电路设计
c.9 数字系统综合课程设计
参考文献
1.1 电路引入二进制、芯片及集成概念
1.2 数制与数制转换
1.2.1 计算机中常用进位计数制
1.2.2 数制转换
1.2.3 二进制算术运算
1.3 计算机中常用编码
1.3.1 二-十进制编码
1.3.2 格雷码
1.3.3 asch码
1.4 逻辑运算与逻辑代数
1.4.1 3种基本逻辑运算
1.4.2 逻辑函数及其表示方法
1.4.3 逻辑代数
1.5 逻辑代数的卡诺图化简法
1.5.1 最小项的定义及其性质
1.5.2 逻辑函数的最小项表达式
1.5.3 用卡诺图表示逻辑函数
1.5.4 用卡诺图化简逻辑函数
第2章 硬件描述语言verilog hdl与编辑环境quartusⅱ
2.1 硬件描述语言verilog hdl设计方法学简介
2.1.1 verilog的基本语法规则
2.1.2 变量及数据类型
2.1.3 运算符和表达式
2.1.4 语句
2.2 verilog hdl建模
2.2.1 verilog hdl程序的基本结构
2.2.2 结构建模
2.2.3 数据流建模
2.2.4 行为建模
2.2.5 模块调用
2.3 verilog hdl编译环境quartusⅱ9.1
2.3.1 quartusⅱ9.1概述
2.3.2 quartusⅱ9.1原理图设计方法
2.3.3 使用verilog hdl语言实现数字电路设计
2.3.4 波形仿真
第3章 逻辑门电路
3.1 半导体器件组成的门电路
3.1.1 半导体器件的开关特性
3.1.2 分立元件门电路
3.2 cmos门电路
3.2.1 cmos反相器
3.2.2 cmos逻辑门电路
3.2.3 cmos漏极开路门与三态门电路
3.2.4 cmos传输
3.3 ttl门电路
3.3.1 ttl反相器的基本电路
3.3.2 ttl逻辑门电路
3.3.3 ttl集电极开路门与三态门电路
第4章 组合逻辑电路
4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合电路的竞争与冒险
4.3.1 冒险的分类与产生原因
4.3.2 冒险的判断与消除方法
4.4 常用组合逻辑电路
4.4.1 编码器
4.4.2 译码器
4.4.3 数据选择器
4.4.4 比较器
4.4.5 算术运算电路
第5章 时序逻辑电路
5.1 时序逻辑电路基础
5.1.1 触发器
5.1.2 时序逻辑电路的描述
5.2 时序逻辑电路记忆单元——触发器
5.2.1 rs触发器
5.2.2 d触发器
5.2.3 jk触发器
5.2.4 t触发器
5.2.5 用verilog语言设计触发器
5.3 同步时序逻辑电路的分析与设计
5.3.1 同步时序逻辑电路的分析
5.3.2 同步时序逻辑电路的设计
5.4 异步时序电路的分析与设计
5.4.1 异步时序逻辑电路的分析
5.4.2 异步时序逻辑电路的设计
5.5 常用时序逻辑电路
5.5.1 寄存器
5.5.2 计数器
5.5.3 顺序脉冲发生器
第6章 半导体存储器与大规模可编程逻辑器件
6.1 随机存储器
6.1.1 sram
6.1.2 dram
6.2 只读存储器
6.2.1 掩膜只读存储器
6.2.2 可编程只读存储器
6.2.3 可擦除可编程只读存储器
6.2.4 可电擦可编程只读存储器
6.2.5 快闪存储器
6.3 存储器容量扩展
6.4 大规模可编程逻辑器件
6.4.1 可编程阵列逻辑器件
6.4.2 通用可编程阵列逻辑器件
6.4.3 复杂的可编程逻辑器件
6.4.4 现场可编程门阵列器件
第7章 脉冲波形的产生与整形
7.1 单稳态触发器
7.1.1 用门电路组成的单稳态触发器
7.1.2 集成单稳态触发器
7.2 施密特触发器
7.2.1 用门电路组成的施密特触发器
7.2.2 施密特触发器的应用
7.3 多谐振荡器
7.3.1 用门电路组成的对称式多谐振荡器
7.3.2 用施密特触发器组成的多谐振荡器
7.3.3 石英晶体振荡器
7.4 555定时器及应用
7.4.1 555定时器
7.4.2 用555定时器组成的施密特触发器
7.4.3 用555定时器组成的单稳态触发器
7.4.4 用555定时器组成的多谐振荡器
第8章 接口电路设计技术
8.1 接口芯片设计
8.1.1 外部接口电路的设计分析
8.1.2 接口芯片设计
8.2 d／a转换器
8.2.1 d／a转换器的基本原理
8.2.2 权电阻网络d／a转换器
8.2.3 倒t形电阻网络d／a转换器
8.2.4 权电流型d／a转换器
8.3 a／d转换器
8.3.1 a／d转换的基本原理
8.3.2 并联比较型a／d转换器
8.3.3 逐次渐近型a／d转换器
8.3.4 双积分型a／d转换器
8.3.5 集成模数转换器adc0801及其应用
第9章 数字系统设计技术
9.1 数字系统设计概述
9.1.1 数字系统的基本组成
9.1.2 数字系统的实现方式
9.2 数字系统设计方法与描述
9.2.1 数字系统设计方法
9.2.2 数字系统设计描述
9.3 用asm图和mds图设计数字系统
9.3.1 设计数字系统的步骤
9.3.2 十字路口交通灯控制系统的设计
9.3.3 交通灯控制系统的verilog hdl描述
9.4 控制子系统的微程序控制器设计
9.4.1 概述
9.4.2 微程序控制器简单设计
附录a 74系列数字集成电路型号功能表
附录b cmos系列数字集成电路型号功能表
附录c 习题训练与数字系统课程设计
c.1 定理与卡诺图化简
c.2 简单verilog hdl建模
c.3 组合逻辑电路分析
c.4 组合电路设计
c.5 时序逻辑电路分析
c.6 时序逻辑电路设计
c.7 存储器与pld设计
c.8 接口电路设计
c.9 数字系统综合课程设计
参考文献
